高数值孔径EUV转用12英寸掩膜，为更大AI芯片开路

2026年9月8日，ASML与台积电在SPIE BACUS会议前夕宣布了一项堪称极紫外光刻自高数值孔径（High-NA）问世以来最重要的动作：推动整个行业把13.5纳米EUV掩膜从现行的6英寸换成12英寸大尺寸掩膜。几乎同一时间，英特尔宣布其High-NA机队累计处理的晶圆已越过100万片，比全球其他厂商的总和还多。两件事讲的是同一个故事：High-NA EUV不再是冒险试验，而成了整个行业通往下一代AI芯片的公共桥梁。

掩膜计划表面讲掩膜，实质是芯片尺寸

High-NA把数值孔径从0.33提高到0.55，可打印分辨率从约13纳米降到约8纳米，让厂商能以单次曝光印出最密集的临界层，晶体管密度近乎三倍。代价在光学端：为承载0.55口径镜组，High-NA只能成像约26×16.5毫米的半视场，而低NA的EUV是26×33毫米整场。于是大芯片——恰恰是AI训练与推理加速器最想要的整片或芯粒——必须用两个半场「拼接」而成。拼接不但让EXE:5200B的有效吞吐从约175片掉到约125片/小时，还带来设计规则与光学邻近校正的负担，并让接缝对准成为良率风险：边界错位可能切断互连、直接报废晶圆。把掩膜翻倍成12英寸，单次扫描即可还原整场26×33毫米，去掉拼接代价、提升产出——代价则是重构整条掩膜供应链：衬底、电子束写入、检测、防尘膜，一应俱全。

各家晶圆厂都在跟进

行业共识已经反转。英特尔已进入量产：18A节点的Panther Lake处理器部分层用High-NA双重认证，良率与其低NA的NXE机队持平，机队含两台EXE:5000与至少一台EXE:5200B；14A更是从2027年风险量产起就采用High-NA。三星以约7.73亿美元再购两台EXE:5200B用于2纳米代工（Exynos、特斯拉ADAS），并宣布最早2028年在先进DRAM导入High-NA。SK海力士2025年9月在M16 DRAM厂装机了全球首台商用High-NA EXE:5200B。imec已接收EXE:5200研究机，目标2026年四季度完成认证。而曾以「太贵、近期用不上」为由把High-NA推迟到2029年A12/A13节点之外的台积电，如今承诺自2030年开始在量产中导入High-NA（亦有报道称2031年）。日本Rapidus大概率跟进。

成本、可用率与爬坡

机台极为昂贵，单台约3.8亿至4.1亿美元，约为低NA EUV的两倍。ASML的应对是把机队可用率从4月的约80%一路拉到2026年7月的84%，向第四季度90%、中长期93%的目标推进。截至SEMICON Taiwan论坛，全球已有4家客户的10台EXE系统装机运行、3台在途；到7月中旬机队累计曝光晶圆突破135万片。英特尔百万片的里程碑，是「这台机器能当量产主力」迄今最强的一纸证明。

AI大芯片：要说清边界

High-NA与AI大芯片的连接必须诚实。今天英伟达、AMD的旗舰加速器仍是用低NA EUV印制、再以CoWoS与HBM封装的，High-NA并不是今年GPU晶圆供应的瓶颈。它的意义在于方向与下一代：AI晶体管架构越复杂，需要单次曝光分辨率的层就越多；计算芯片尺寸越大，半边拼接惩罚就越是压在正拉动需求的芯片头上的结构性税。12英寸掩膜计划与2030年代的High-NA量产承诺，正是行业对这两点的回答。

分析：今天这步意味着什么

其一，High-NA从「也许」变成了「路线图」——最大的代工厂从推迟转向承诺，平台从此不再是可选项。其二，掩膜标准本身就是战略：一套12英寸光刻基础设施是几十年的供应链重建，而谁在定义阶段掌握最多数据——英特尔以百万片先发领先所有人——谁就对未来十年投影光刻的定义拥有不成比例的发言权。其三，对ASML，这一步把自己最难的问题（一台约4亿美元的半场机）转化成一个量能与路线图叙事：整场产出更高、吞吐更强、每个领先晶圆厂都有理由买单。正是AI芯片的尺寸压力，让整个行业愿意掀翻自己的掩膜供应链；未来十年的赢家，取决于谁有资格定义下一步。