MIT「臂量子比特」架构:用夸顿耦合器打破相干与耦合的取舍

MIT 电子工程与计算机科学系(EECS)与电子研究实验室(RLE)的团队提出了一种新的超导量子比特结构,不再让同一个电路同时承担两项互相冲突的任务。这颗被称为“臂量子比特”(arm qubit)的器件由两部分组成:一个类 fluxonium 的数据模式,工作在 1–2 GHz、非谐性约 3 GHz,专职存储量子信息;一个类 transmon 的臂模式,频率高于 7 GHz,只负责“伸出手”去连接邻近比特、耦合器与读取谐振器。二者之间由一个非线性的“夸顿”元件相连。论文 9 月 2 日发表于《物理评论·应用》,MIT News 于 9 月 3 日报道。

为什么长寿与快动本来是矛盾的

超导比特的门保真度,上限取决于操作时间与相干时间之比。要提升,只有两条路:活得更久,或动得更快。麻烦在于这两个旋钮方向相反。

单比特门速度受非谐性限制,这偏向 fluxonium 这类强非线性电路;而双比特门和读取的速度,取决于比特与其他模式的耦合强度。获得耦合最直接的办法是线性电容或电感,但它会让两个模式杂化。代价正出在杂化上:在双比特门里表现为必须额外设计电路去抵消的常开 ZZ 耦合;在读取里表现为测量诱导态跃迁与 Purcell 衰减。这两者又逼迫电路只能工作在色散区,反过来限制了可用的非线性耦合强度。

现有路线各自落在这条曲线的不同位置。Transmon 易造易建模,但弱非谐性限制单比特门速度。Fluxonium 兼具大非谐性与破纪录的相干时间——马里兰大学 Somoroff 等人测得 Ramsey 相干时间 1.48 毫秒、单比特门保真度超过 99.99%——但其频率常只有数百 MHz,导致旋转波近似失效,从另一侧卡住了门速度。

夸顿耦合器改变了什么

臂量子比特的解法是结构性的。两个节点之间的约瑟夫森结与电感构成一个类夸顿元件,在势能中产生很强的 φ₁²φ₂² 项。由于数据模式主要在 φ₁ 上振荡、臂模式在 φ₂ 上振荡,结果是近乎纯粹的交叉克尔耦合,几乎不含线性项。

关键在量级差。论文给出读取仿真中数据模式与臂模式之间的交叉克尔耦合达 1.46 GHz,数据模式与用于纠缠门的共享 transmon 耦合器之间超过 350 MHz;而标称设计的静态 ZZ 耦合仅 0.32 kHz——想要的相互作用与不想要的寄生耦合之间相差约六个数量级。另一个佐证是电荷算符矩阵元之比约为 8.5,意味着任何电容耦合到臂模式的元件,对数据模式计算态的耦合要弱一个数量级。

由此带来一连串好处:读取不再需要色散区,因此无需 Purcell 滤波器即可把 Purcell 衰减压到可忽略水平(2025 年 6 月预印本给出的 Purcell 极限寿命为 167 毫秒);非读取期间可通过 SQUID 调节臂模式,把散粒噪声退相干压到 10 毫秒量级;数据模式的 T₂ᴱ 高于 380 微秒。

夸顿耦合器本身并非纸上设想。同一个 O'Brien 课题组已于 2025 年 4 月在《自然·通讯》上完成实验演示,报告了他们认为是量子系统中最强的非线性光–物质耦合,比此前工作强约一个数量级。臂量子比特是围绕一个已存在的器件搭出的新电路。

把数字放进坐标系

比较需要谨慎:仿真中的单对数据,与整芯片上并行操作的实测值不是同一种测量。

Google 于 2024 年 12 月公布的 Willow 有 105 个比特,并行 CZ 门平均错误率 0.33% ± 0.18%,单比特门 0.035%,读取 0.77%,平均 T₁ 为 68 微秒,表面码周期 1.1 微秒,码距每增加 2 逻辑错误被压低 Λ = 2.14 ± 0.02 倍。IBM 表现最好的 Heron r3 处理器 ibm_boston 在 100 个比特上双比特错误率约 2.15 × 10⁻³,数十对低于 10⁻³;其 120 比特 Nighthawk 使用 218 个可调耦合器,中位 T₁ 接近 350 微秒。中国科大“祖冲之三号”2025 年 3 月发表于《物理评论快报》,105 个读取比特搭配 182 个耦合比特,并行单比特门保真度 99.90%、双比特门 99.62%、读取 99.13%,相干时间 72 微秒。

以此为参照,8.7 × 10⁻⁵ 约为 Willow 并行 CZ 平均错误率的 1/38。同时它也只是仿真。

有一处细节值得点出,因为它指向相反方向:同行评议后的正式版给出的读取指标是 38 纳秒内态判别错误 1 × 10⁻³,而 arXiv 预印本写的是 27 纳秒内 1 × 10⁻⁴。评议把读取指标在错误率上收紧了一个数量级、在时长上放宽了约 40%。这提醒读者:这些门指标是模型输出,不是测量结果。

原创分析:周期时间可能比保真度更关键

以下为分析与推断,与上文经核实的事实明确区分。

这项工作里最可能起决定作用的数字,或许不是 CZ 门错误率,而是“38 纳秒读取且不需要 Purcell 滤波器”。

表面码性能由两个独立旋钮决定。一是物理错误率相对阈值的位置,它决定 Λ——即逻辑错误随码距增长下降的陡峭程度;二是纠错周期时间,它决定逻辑操作的实际墙钟吞吐。Willow 的 1.1 微秒周期已相当于每秒约 90.9 万轮纠错,而读取与解码正是这份预算的主要消耗项。Λ 随码距指数变化,但周期时间是一个线性倍数,乘在容错机器实际要做的每件事上——包括主导 Shor 算法与量子化学任务运行时间的魔幻态蒸馏。把读取从数百纳秒压到数十纳秒,再配上 IBM 那种 480 纳秒以内的 FPGA 实时解码器,收益会超过门保真度再翻一倍。一台跑快十倍的 200 逻辑比特机器,是另一种产品,而不是同一产品的改良版。

第二条更少被讨论的论据:臂量子比特的 ZZ 抑制来自架构,而不是标定。Willow 在 0.33% 均值上的 ±0.18% 离散度,可以说比均值本身更棘手;IBM 自己的表述——176 个耦合器中有数十对达标——描述的是一个分布,而不是一个器件。标定与频率碰撞管理的开销随比特数超线性增长。MIT 的容差仿真显示,在 5% 参数偏差下 90% 的情形静态 ZZ 低于 1.8 kHz,瞄准的正是这条尾部。器件精简也指向同一方向:不要 Purcell 滤波器,比特之间不要磁通可调耦合器,只用电容耦合。在千比特尺度上,良率比峰值保真度更重要。

诚实的反面是:这一设计并未消除控制复杂度,而是转移了它。类 fluxonium 的数据模式需要在半磁通甜点上加磁通偏置,散粒噪声抑制机制又要求用 SQUID 调节臂模式。因此每个臂量子比特携带的片上模式更多,控制线至少不比 transmon 少。这笔交易究竟划不划算,是布线与低温预算问题,任何仿真都无法给出答案。

真正要过的关是制造

380 微秒以上的 T₂ᴱ,建立在介电质量因子 3.5 × 10⁶ 这一假设之上。这个假设是承重的:它支撑着“协同设计”中相干性的那一半。由结阵列构成的 fluxonium 超电感对结面积与膜厚漂移非常敏感,这也正是论文一开始就要建模 5% 参数偏差的原因。

作者对这道鸿沟表述得很直接。资深作者 Kevin O'Brien 对 MIT News 说:“这项工作让我充满悬念,因为仿真结果非常有希望。接下来我们需要看看能不能造出来,以及在建模和设计中是否漏掉了什么。”第一作者 Jeremy Kline 的具体主张——把臂专门用于耦合,得到的是一个“可扩展、对制造误差鲁棒”的设计——恰恰是只有流片才能检验的主张。该研究部分由美国陆军研究办公室、空军科学研究办公室、MIT 量子工程中心 Doc Bedard 奖学金以及 Laboratory for Physical Sciences 资助。

论文自身的定位相当克制:“面向容错量子计算机的一个有前景的可扩展基本单元。”不是处理器,也不是路线图。下一个真正重要的数据点,会来自稀释制冷机,而不是求解器。