香港理工大学研制新型量子隧穿晶体管突破波尔兹曼极限

香港理工大学研究团队利用二维纳米材料，成功研制出新型量子隧穿场效应晶体管（TFET），突破了长期制约传统晶体管能效提升的"波尔兹曼极限"。研究成果于2026年8月28日发表于国际权威期刊《Science》。

波尔兹曼瓶颈

传统MOSFET依赖热电子发射驱动电荷跨越势垒，其亚阈值摆幅（SS）在室温下无法低于60 mV/decade。这一"波尔兹曼极限"成为晶体管微型化与降功耗的物理天花板，严重制约了高性能电子器件的进一步发展。《国际器件及系统路线图》（IRDS）已将TFET列为最有潜力取代MOSFET的下一代逻辑器件方案。然而，在亚波尔兹曼水平同时实现高导通电流和高开关比，十余年来一直是该领域的重大挑战。

Bi/InSe异质结突破

研究团队由理大物理及材料学系系主任、材料物理与器件讲座教授、理大—武汉技术创新研究院副院长郝建华领导，采用脉冲激光沉积（PLD）技术，构建了二维铋（Bi）与硒化铟（InSe）交替层超薄异质结。

核心创新在于利用铋的维度物性转变：块体铋为半金属，但在二维极限下经精确纳米尺度控制转变为半导体，形成理想的能带对齐，使载流子可通过量子隧穿机制高效注入InSe层。论文第一作者为理大物理及材料学系研究助理教授吴泽瀚。

器件在室温下于硅衬底上运行，亚阈值摆幅远低于60 mV/decade的热发射极限，且在六个数量级的电流切换范围内保持该性能。I₆₀达到约10 μA/μm，开关电流比超过10⁷，所需栅极电压范围仅160 mV，较传统800 mV大幅缩减五倍。

制造工艺与兼容性

研究证明PLD技术可制造精密、晶圆级二维材料，这对未来超短沟道晶体管至关重要，且与现有集成电路制造工艺兼容。真空环境下制备的洁净界面与基于亚阈值摆幅物理的能带工程，共同支撑了器件的优异性能指标。

对AI与半导体产业的意义

该突破正值AI算力需求指数级增长、数据中心能耗成为核心关切之际。栅压从800 mV降至160 mV，理论上可使动态功耗降低约25倍。郝建华教授表示："通过采用量子隧穿，我们的TFET突破了这一边界，为新兴AI芯片和先进半导体应用所必需的超低功耗、高性能集成电路铺平道路。"

IRDS路线图将TFET定位为接替MOSFET的领先候选方案。理大团队以硅兼容、室温运行的器件满足IRDS性能要求，代表了TFET距商业化最近的一步。PLD能否以竞争性成本融入高体量半导体制造仍是开放问题，但晶圆级二维材料制造的验证已移除一项重大实际障碍。

展望

Bi/InSe平台并非单一器件演示，而是建立了一种材料设计框架：通过维度 confinement 将半金属元素转变为能带可工程化的半导体。该思路可拓展至其他二维异质结组合，拓宽后MOSFET器件的设计空间。对香港半导体研发生态而言，这一成果彰显了香港在器件级基础创新上服务全球芯片供应链的能力——在地缘政治压力重塑先进半导体研发布局的当下，其战略意义尤为突出。

研究由香港理工大学联合新加坡国立大学、香港科技大学、北京大学及新加坡科技设计大学共同完成。